?t s8/5

S8

8/5/1

JC17 Rec'd PCT/PYO 07 JUN 2005

DIALOG(R) File 347: JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

02555570 **Image available** THIN FILM TRANSISTOR

PUB. NO.:

63-172470 [*JP 63172470* A]

PUBLISHED:

July 16, 1988 (19880716)

INVENTOR(s):

YAMAGUCHI TADAHISA

HIRANAKA KOICHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-004663 [JP 874663]

FILED: INTL CLASS: January 12, 1987 (19870112) [4] H01L-029/78; H01L-027/12

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R003 (ELECTRON BEAM); R097 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 684, Vol. 12, No. 440, Pg. 96,

November 18, 1988 (19881118)

ABSTRACT

PURPOSE: To make it possible to decrease OFF current, by providing a heat resisting insulating film on an insulating substrate.

CONSTITUTION: An a-SiN(sub x) film as a heat resisting insulating film 7 is formed on a glass substrate 1 by a P-CVD method. Thereafter, a titanium (Ti) film 9 is formed by an electron beam evaporating method. An n(sup +) a-Si film 3 is formed on the film 9 by the P-CVD method. Then, reactive ion etching is performed, and a source electrode S and a drain electrode D are patterned and formed. An a-Si film and a gate insulating film 5 are formed. After an electrode film 6 is formed by the electron beam evaporating method, a gate electrode G is formed by chemical etching. Then elements are isolated by RIE, and a staggered TFT is completed. Thus impurity ions are not diffused, and deterioration of the characteristics of the a-Si film 4 is prevented.

THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

10 特許出額公開

母公開特許公報(A)

昭63-172470

@Int_Cl.4

識別記号 311 庁内整理番号

❷公開 昭和63年(1988) 7月16日

H 01 L 29/78 27/12 X-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

和代 理

薄膜トランジスタ

②特 顧 昭62-4663

登出 · 顯 昭62(1987) 1月12日

砂発 明 者 山口

忠 久

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂発 明 者 平 中

: 弘 一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 顋 人 富士通株式会社

弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

男 知 看

1. 発明の名称 薄膜トランジスタ

2. 特許請求の範囲

(1) 絶縁基板上にソース電極およびドレイン電極を形成した後、非晶質シリコン膜。ゲート絶縁 膜と層形成し、更にゲート電極を設けてなるスタ ガード形薄膜トランジスタにおいて、前記絶縁基 板上に耐熱性絶縁膜を形成した後、鉄絶縁膜上に 前記トランジスタを形成したことを特徴とする薄膜トランジスタ。

(2) 前記耐熱性機器膜が酸化シリコン膜、酸窒化シリコン膜または窒化シリコン膜の何れか一つよりなることを特徴とする特許請求の範囲第1項記載の薄膜トランジスタ。

3. 発明の詳細な説明

(養要)

確限トランジスタのオフ電流の増加を防ぐ方法

として絶縁基板上に酸化シリコン膜。酸窒化シリコン膜、窒化シリコン膜の何れか一つからなる耐熱性損縁膜を設け、この絶縁膜上に、ソース電極およびドレイン電極を形成した後、非晶質シリコン膜、ゲート絶縁膜と層形成し、更にゲート電極を設けて形成したスタガード形理膜トランジスタ。

(産業上の利用分野)

本発明はオフ電流を低減した存譲トランジスタ の構成に関する。

確膜トランジスタ(略称TPT)はプラズマ化学気相成長法(略称P-CVD)や真空高着法などの復識形成技術を用いてガラスなどの絶縁基板上に非晶質シリコン(以下略して a - Si.R x), 二酸化珪素(SiO₂)などの絶縁膜や金属膜を形成すると共に、これと写真独刻技術(フォトリングラフィ)を組合わして微糊パターンを題形成することにより作られていま

かいる技術を使用すると広い面積に互ってトラ

ンジスタ・アレイが形成できることから197 はイメージセンサの駆動回路やアクティブマトリックス形の液晶表示パネルにおけるスィッチング素子として使用されている。

かかる用途において、TFT はスイッチング速度 が速いことと共にオフ電流値が少ないことが必要 である。

(従来の技術)

TFT にはソースおよびドレイン電極とゲート電極との配置によりスタガード形と逆スタガード形とがある。

第2図は従来のスタガード形TFT の断面構成図であって、絶縁基板1の上にスパッタ法などにより酸化4 (SaO₂) と酸化インジウム(Io₂O₂) の固溶体よりなり、低抵抗の透明導電膜(以下適称のITO 膜) 2と海(P) をドープした非品質シリコン膜(以下略してn°a-Si 膜) 3を層形成した後、写真触刻技術を用いて選択エッチングを行ってソース電極Sとドレイン電極Dとをパターン形

圧を加えてある状態でゲートGに負の電圧を印加する場合はドレイン電極Dとソース電極Sとの間は絶縁状態である。

然し、ゲート電極Gに正の電圧を加えると、 ゲート絶縁酸5と接するa-Si 膜の界面に電子が 誘起されてチャネルを生じ、ことを通って電流 (!a) が流れる。

それ故にゲート電極Gに加える電圧 (V。) の 正負によりスイッチング作用が行われている。

そのためにはオフ電流がなるべく少なくON/OPF が高いことが必要条件である。

然し、スタガード形TPT はソース電極Sとドレイン電極Dの間にあってチャネル形成が行われる a-Si 膜4が絶縁基板1と接しているために各種 の熱処理工程を通じて絶縁基板1の中に含まれて いる不純物イオンの拡散を生じ、そのためにa-S i 膜の特性が劣化してオフ電流の増加が起り、08 /OPPが低速している。

成する。

次に、この上に非晶質シリコン膜(以下略して a-Si 膜) 4 を形成した後、この上に非晶質の空 化シリコン膜(a-Sil x 膜),酸化シリコン膜 (SiOx 膜)、酸窒化シリコン膜(SiON 膜)の何れか らなるゲート絶縁膜5と、クローム(Cr)やニク ロム(Ni-Cr) などの金属からなる電極膜6を層形 成した後、写真触刻技術を用いて選択エッチング してゲート電極Gをパターン形成すると共に素子 間分離を行ってスタガード形TPT が形成されている。

から構成をとるスタガード形TFT は素子完成の後に電気的特性を安定化するために200 ~300 での熱処理(アニール) が必要であり、またイメージセンサなどのデバイス形成に当たっても各種の熱処理工程がある。

そのために、絶縁恭仮1より不純物の拡散が生 じ、これにより特性の劣化が生じている。

すなわち、TFT のスイッチング動作はソース電極Sを接地してドレイン電極Dとの間に一定の電

(発明が解決しようとする問題点)

スタガード形TFT においてはチャネル形成が行われる a - Sl 膜 4 が絶縁基板と接しているために各種の熱処理工程を選じて絶縁基板 1 の中に含まれている不純物イオンの拡散を生じ、それによりオフ電流の増加が起り、ON/OPFの低減を招いていることが問題である。

(問題点を解決するための手段)

上記の問題は絶縁基板上にSIO:膜、SION膜。 a -SIN: 膜の何れからなる耐熱性の絶縁膜を形成した後に、該絶縁膜上に、ソース電極Sおよびドレイン電極Dを形成した後、 a -Si 膜、ゲート絶縁膜と層形成し、更にゲート電極Gを設けて形成するスタガード形TFT の使用により解決することができる。

(作用)

本発明はソース電極Sとドレイン電極Dとの間 にあり、チャネル活性化層を生ずるa-Si 膜 4 が

特蘭昭63-172470(3)

第1回は本発明に係るスタガード形TPT の断固構成図であって、組縁基板1の上にSiOa膜。SiON膜。 a-SiNa などの耐熱性組縁膜 7 を形成し、この上に健来と同様にスタガード形TPT を形成することにより不純物イオンの拡散を無くし、 a-Si 膜 4 の特性劣化を助ぐものである。

(実施例)

第4図は本発明に係るスタガード形TPT の製造 工程を示す断面図であって、実施例を示すと次ぎ のようになる。

ガラス基板 1 の上に耐熱性地縁膜 7 としてP-CVD 法により a - SIM x 膜を1000人の厚さに形成した後、ソース電極 S とドレイン電極 D の形成材として電子ピーム悪着法によりチタン(Ti)膜 9 を1000人の厚さに形成し、次にオーミックな接触を得るために、その上にP-CVD 法により300 人の厚さに

る実線11で示すTPT はオフ電流は二桁程少なく、 また立ち上がり特性も優れている。

なお、耐熱性絶縁膜でとしてa-SiNgの代わりにSiOgやSiONを用いる場合も結果は同様である。

(発明の効果)

以上記したように本発明の実施によりOFF 電波 の減少が可能となり、これにより電気的特性が向 上する。

4. 図面の簡単な説明

第1図は本発明に係るスタガード形TFT の断面 構成観

第2図は従来のスタガード形TPT の新面構成図、 第3図はスタガード形TPT の La -Ve 特性図、 第4図(A)~(D)は本発明に係るスタガー ド形TPT の製造工程を示す新面図、

である.

図において、

1 は絶縁基板、

2 はITO 膜、

n * a-Si 膜 3 を形成した(以上冒図 A)。

次に、反応性イオンエッチング (略称RIE)を 行ってソース電極Sとドレイン電極Dをパターン 形成する。

ここで、反応ガスとして n^* a -SI 膜のエッチングには四弗化炭素 (CF $_a$)と酸素(0_a)の混合ガスを、Tiのエッチングには四塩化炭素(C C $_a$)と 0_a との混合ガスを使用した(以上同図B)。

次に、からる基板上にP-CVD 法により a-Si 膜 4 を2000 人の厚さに、また a- SiN x 膜を3000 人の厚さに形成してゲート級経緯 5 を形成した。

次に、電子ピーム高着法によりNi Cr を800 人の厚さに高着して電極膜 6 を形成した後に、化学エッチングしてゲート電極 G を形成した (以上同図 C) 。

次に、RIB により素子間分離を行ってスタガー ド形TPT ができ上がった(以上同図 D)。

第3図は本発明に係るスタガード形TFT のドレイン電波(Ia) - ゲート電圧(Va) 特性関であって、破線10で示す従来のTFT に較べ、本発明に係

3 はnº a-Si 膜、

4はa-Si 膜、

5はゲート絶縁酸、

6は世極膜、


7 は耐熱性絶縁膜、

9 はTi膜、


である.

代理人 弁理士 井桁 貞一

特團昭63-172470(4)



本発明に係るスタガード形TFTの断面構成図 第 1 図



従来のスタガード形TFTの断面構成図 第 2 図

